PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-260389

(43) Date of publication of application: 13.09.2002

(51)Int.CI.

G11C 15/04

G11C 29/00

(21)Application number: 2001-056392

(71)Applicant: KAWASAKI MICROELECTRONICS

(22)Date of filing:

01.03.2001

(72)Inventor: KANAZAWA NAOKI


HATA RYUICHI

(54) ASSOCIATIVE MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To incorporate a spare CAM word as a redundancy circuit and to improve yield of products without increasing circuit scale and an output delay time.

SOLUTION: This associative memory incorporates a spare CAM word as a redundancy circuit in addition to a plurality of CAM words. Address information of a defective CAM word included in a plurality of CAM words, the memory is controlled so that a defective CAM word is substituted by a spare CAM word conforming to address information of the defective CAM word, an address of the defective CAM word is substituted by an address of the spare CAM word, while an detection coincidence output of the defective CAM word is substituted by an detection coincidence output of the spare CAM word.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

BEST AVAILABLE COPY

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特別2002-260389

(P2002-260389A)

(43)公開日 平成14年9月13日(2002.9.13)

(51) Int.Cl.*		識別記号	FI	デーマコート ^{**} (参考)
G11C	15/04	631	G11C 15/04	631Z 5L106
				Z
	29/00	603	29/00	603X
				603H

審査請求 未請求 請求項の数2 OL (全11頁)


	W.M.MIAN	Mark BIRAVACE OL (H. II E)		
特職2001 - 56392(P2001 - 56392)	(71)出職人	501285133		
		川崎マイクロエレクトロニクス株式会社		
平成13年3月1日(2001.3.1)	千葉県千葉市美浜区中瀬一丁目 3 番地			
	(72)発明者	全沢 直樹		
		来京都千代田区内幸町2丁目2番3号 川		
•		崎製鉄株式会社東京本社内		
	(72) 発明者	飯 卷一		
		東京都千代田区内幸町2丁目2番3号 川		
		椅製飲株式会社東京本社内		
	(74)代理人	100080159		
		介理士 波辺 領除 (外1名)		
	Fターム(参考) 5L108 CC02 CC11 CC17 CC21 CC32			
		特顧2001 - 5639%(P2001 - 58392) (71)出題人 平成13年 3 月 1 日 (2001. 3. 1) (72)発明者 (72)発明者		

(54) 【発明の名称】 連翹メモリ

(57)【要約】

【課題】回路規模や出力遅延時間を増大させることなく、冗長回路としての予備のCAMワードを搭載し、製品歩智りを向上させる。

【解決手段】本発明の連想メモリは、複数のCAMワードに加えて、冗長回路としての予備のCAMワードを搭載している。複数のCAMワードに含まれる不良 CAMワードのアドレス情報を保持し、この不良 CAMワードのアドレス情報に従って、不良CAMワードと予備のCAMワードを入れ替えるように制御し、不良 CAMワードのアドレスと予備のCAMワードの伊索一致出力と不良 CAMワードの検索一致出力と不良 CAMワードの検索一致出力と不良 CAMワードの検索一致出力を入れ替える。



【特許請求の範囲】

『請求項 1』複数のCAMワードに加えて、冗長回路と しての予備のCAMワードを搭載した連想メモリであっ マ

複数の前記 CAMワードに含まれる不良 CAMワードの アドレス情報を保持するFRブリデコーダと、

このFRプリデコーダに保持されている不良でAMワードのアドレス情報に従い、前記予備のCAMワードを使用して、前記不良CAMワードよりも上位(または下位)アドレス側の前記でAMワードのアドレスをシフトするように制御する第1のシフト制御回路と、

データのリード/ライトのアクセス時に、前記第1のシブト制御回路の制御に従って、i(iは1以上の整数) 番目の前記不良のAMワードよりも上位(または下位) アドレス側の前記のAMワードのアドレスをi個ずつ上 で(または下位)アドレス側にジフトずる第1のシフト

前記FRプリデコーダに保持されている不良 CAMワードのアドレス情報に従い、前記予備の CAMワードを使用して、前記不良 CAMワードよりも上位(または下位)アドレス側の前記 CAMワードのアドレスをシフトするように制御する第2のシフト制御回路と、

検索動作時に、前記第2のシフト制御回路の制御に従って、i 番目の前記不良でAMワードよりも上位(または下位)アドレス側の前記でAMワードのアドレスをi 間ずつ下位(または上位)アドレス側にシフトする第2のサト回路とを備えていることを特徴とする連想メモリ。

【請求項 2】複数のCAMワードに加えて、冗長回路としての予備のCAMワードを搭載した連想メモリであって、

複数の前記でAMワードに含まれる不良でAMワードの アドレス情報を保持するFRプリデコーダと、

このFRプリデコーダに保持されている不良 CAMワードのアドレス情報に従い、前記予備のCAMワードを使用して、前記不良 CAMワードよりも上位(または下し、アドレス側の前記 CAMワードのアドレスをシフトはカナミに判細するシフト判御回線と

するように制御するシフト制御回路と、 データのリード/ライトのアクセス時に、前記シフト制 御回路の制御に従って、i(iは1以上の整数)番目の 前記不良CAMワードよりも上位(または下位)アドレス側の前記CAMワードのアドレスをi個ずつ上位(または下位)アドレス側にシフトする第1のシフト回路

検索動作時に、前記シフト制御回路の制御に従って、i 番目の前記不良でAMワードよりも上位(または下位) アドレス側の前記でAMワードのアドレスをi個ずっ下 位(または上位)アドレス側にシフトする第2のシフト 回路とを備えていることを特徴とする連想メモリ。

[0001]

【発明の属する技術分野】本発明は、連想メモリ(以下、 CAM (Content Addressable Memory) という)、より詳しくは、不良のGAMワードを子俤の CAMワードと入れ替えて救済する機能を備えた CAMに関するものである。

【〇〇〇2】 【従来の技術】図 8 は、従来の CAMの一例の構成概略 図である。同図 III示す CAM 5 4 は、2 5 6 ワード (2 5 6 R o w) 分の CAM ワードを備える CAM アレイ (CAM frray) 5 6 と、アドレス信号 ADR [7:0]をデコードするロウデコーダ (Row Decoder) 5 8 と、所定の優先順位に従って、一致の検出されたCAM ワードのアドレスを順次エンコードするブライオリティている。 【〇〇〇3】図示例のCAM 5 4 では、ロウデコーダ 5 6 により、外部から入力されたアドレス信号 ADR [7:0] に対応したCAM ワードが選択され、その部から入力された記憶データの O CAM ワードに記憶された記憶データを外の トライオに記憶である検索が同時に何われ、プライオリティエンコーダ 6 0 により、所定の優先順位に

スが順次出力される。
【0004】ところで、SRAM(スタティックRAM)やDRAM(ダイナミックRAM)等の通常の半導体メモリでは、あらかじめ冗長回路として予備のメモリウードを設けておき、不良のメモリワードを予備のメモリウードをよい。この不良メモリワードを予備のメモリウードと入れ替えることにより救済し、半導体メモリの歩留りを向上させる冗長回路技術が一般的に使用されている。

従って、一致が検出された CAMワードのメモリアドレ

【0005】しかし、CAM54では、そのカラムの構造が通常の半導体メモリとは大きく異なることや、データのリード/ライトのアクセス時のアドレス選択(デコード)だけでなく、一致検索後、優先項位に従って一致アドレスを順次出力する機能(エンコード)についても救済しなければならないなど、CAM54に特有の機能や回路構成等の理由により、不良のCAMワードの救済はほとんど行われていなかった。

【0006】以下、従来の CA Mの冗長回路技術について説明する。

【0007】図9は、従来のCAMの別の例の構成概略 図である。周図に示すCAM52は、冗長回路技術を適 用したもので、図8に示すCAM54において、さら に、FRプリデコーダ64と、論理一物理変換器(Logi cal-to-Physical Converter) 55と、フェイルロウデコ ーダおよびフェイルロウディスエーブル(Fail Row Dec oder & Fail Row disable) 58と、物理ー論理変換器 (Physical-to-Logical Converter) 70とを備えてい 【0008】図示例のCAM62において、CAMアレイ56は、通常の256ワード分のCAMワードR0,R1,R2,…,R255の他、1ワード分の予備のCAMワードR256を備えている。また、FRプリデューダ64には、不良CAMワードが存在するかどうかを表す信号REDUN_EBLと、不良CAMワードが存在する場合には、この不良CAMワードのアドレス信号FALLADR[7:0]とが記憶されている。

【0009】まず、論理-物理変換器66では、不良CAMワードが存在しない場合(信号RÉDUN_EBLEO)、アドレス信号ADR [7:0] はそのまま出力され、ロウデコーダ58へ入力される。これに対し、不良CAMワードが存在する場合(信号REDUN_EBL=1)、外部から入力されたアドレス信号ADR [7:0] と不良CAMワードのアドレス信号FAILADR [7:0] との大小比較が行われる。

【0010】ここで、図10(e)に示すように、ADR [7:0] 音FAILADR [7:0]であれば、アドレス信号ADR [7:0]には1が加算され、信号PADR [8:0]としてロウデコーダ58へ入力される。つまり、不良CAMワードのアドレス以降のメモリアドレスは1つずつ繰り下げられる。一方、ADR [7:0] < FAILADR [7:0]であれば、アドレス信号ADR [7:0] はそのままロウデコーダ58へ入力される。

【0011】なお、ロウチコーダ58、CAMアレイ56およびプライオリティエンコーダ50の動作は、外部からアドレス信号ADR [7:0]が入力される代わりに、論理-物理変換器66からアドレス信号P_ADR [8:0]が入力される点を除いて、図8に示すCAM 54の場合と同じである。また、フェイルロウチコーダおよびフェイルロウディスエーブル68は、不良CAM ワードから出力される一致不一致の検出結果を無効化するものである。

【0012】最後に、物理一論理変換器70では、不良CAMワードが存在しない場合(信号REDUN_EBL=0)、プライオリティエンコーダ60から入力されたアドレス信号P_HHA【7:0】はそのまま出力される。これに対し、不良CAMワードが存在する場合(信号REDUN_EBL=1)、プライオリティエンコーダ60から入力されたアドレス信号P_HHA【8:0】と不良CAMワードのアドレス信号FAILADR【7:0】との大小比較が行われる。

(00 13] ここで、図10 (b) に示すように、P_ HHA [8:0] 書 FA | LADR [7:0] であれば、アドレス信号ADR [7:0] からば1が滅算され、信号HHA [7:0] として出力される。つまり、不良CAMワードのアドレス以降のメモリアドレスは1つずつ繰り上げられる。一方、P_HHA [8:0] < FA | LADR [7:0] であれば、アドレス信号P_ HHA [7:0] は、信号HHA [7:0] としてその まま出力される。

【0014】すなわち、CAM62では、図11に示すように、例えばP3のCAMワードが不良CAMワードである場合、外部から入力されるアドレス信号ADRは、論理-物理変換器56により、P0~P2のメモリアドレスはつますつ繰り下げられる。また、エンコード後のメモリアドレスは、物理-論理変換器70により、P0~P2のメモリアドレスはそのまま出力され、P4以降のメモリアドレスは1つずつ繰り上げられる。

【ロロ15】したがって、アドレス信号の入力側(デコーダ側)で必要に応じてメモリアドレスが加算され、出力側(エンコーダ側)では逆に減算が行われることにより、外部のインダーフェースでは不良でAMワードの存在を全く意識することなくCAM62を使用することが

[0016]

【発明が解決しようとする課題】しかしながら、従来の冗長回路技術を利用したCAM62では、大小比較回路や加減算器を使用して論理アドレス(外部から入力されるアドレス)と物理アドレス(内部で実際に使用するアドレス)とを相互に変換しているため、その回路規模が大きく複雑な構成になる他、不良CAMワードのメモリスの出力を禁止するための回路68も必要となり、冗長回路を追加したことによる面積の拡大が大きなデメリットとなる。

【ロロ17】また、記憶データのリード/ライトのアクセス時や検索動作時に、その都度、大小比較や加減算が行われるので、冗長回路が設けられていないでAM54と比べて出力の遅延時間が著しく増加するという問題がある。この出力遅延時間は、大小比較回路や加減算器の回路構成にもよるが1~2ns以上となることもあり、特に、一致検索後のメモリアドレスのエンコード出力は、CAMのスペックにも係わる大問題となる。

【0018】本発明の目的は、前記従来技術に基づく問題点を解消し、回路規模や出力遅延時間を増大させることなく、冗長回路としての予備のCAMワードを搭載し、製品歩留りを向上させることができる連想メモリを提供することにある。

[0019]

【課題を解決するための手段】上記目的を達成するために、本発明は、複数のCAMワードに加えて、冗長回路としての予備のCAMワードを搭載した連想メモリであって、複数の前記CAMワードに含まれる不良CAMワードのアドレス情報を保持するFRプリデコーダと、このFRプリデコーダに保持されている不良CAMワードのアドレス情報に従い、前記予備のCAMワードを使りして、前記不良CAMワードよりも上位(または下位)アドレス側の前記CAMワードのアドレスをシフトする

ように制御する第1のシフト制御回路と、データの側回路と、データの側回路と、データの側回路のシート制御回路と、データの側回路のシート制御回路では、ボースの中では、ボースの中では、ボースの中では、ボースの中では、ボースの中では、ボースの中では、ボースの中では、ボースの中では、ボースの中では、ボースの中では、ボースの中では、ボースの中では、ボースの中では、ボースの中では、ボースを、ボースの中では

【OO2O】また、本発明は、複数のCAMワードに加 えて、冗長回路としての予備の CAMワードを搭載した 連想メモリであって、複数の前記 CAMワードに含まれ る不良 CAMワードのアドレス情報を保持するFRプリ デコーダと、このFRブリデコーダに保持されている不 良CAMワードのアドレス情報に従い、前記予備のCA Mワードを使用して、前記不良 CAMワードよりも上位 (または下位) アドレス側の前記CAMワードのアドレ スをシフトするように制御するシフト制御回路と、デー タのリード/ライトのアクセス時に、前記シフト制御回 路の制御に従って、i(iは1以上の整数)番目の前記 不良 CAMワード よりも上位(または下位)アドレス側 の前記 CAMワードのアドレスをi 個ずつ上位(または 下位) アドレス側にシフトする第1のシフト回路と、検 索動作時に、前記シフト制御回路の制御に従って、i番 目の前記不良CAMワードよりも上位(または下位)ア ドレス側の前記CAMワードのアドレスを「個すつ下位 (または上位) アドレス側にシフトする第2のシフト回 路とを備えていることを特徴とする連想メモリを提供す

[0021]

【発明の実施の形態】以下に、添付の図面に示す好通実施例に基づいて、本発明の連想メモリを詳細に説明する。

【0022】図1は、本発明の連想メモリの一実施例の構成概略図である。同図に示す連想メモリ(以下、CAMという)10は、不良のCAMワードを冗長回路としての予備のCAMワードと入れ替えて救済する機能を有するもので、CAMアレイ12と、ロウデコーダ14と、FRプリデコーダ16と、フェイルロウデコーダおよびシフト制御回路18と、2つのシフト回路208。206と、プライオリティエンコーダ22とを備えている。

【0023】図示例のCAM10において、まず、CAMアレイ(CAM Array)12は、連続したアドレスで指定される通常の256ワード(256Row)分のCAMワードRO、R1、R2、…、R255に加えて、1ワード分の定長な子備のCAMワード(Redundancy)R256を備えている。本実施例では、図9に示す従来の冗長回路を適用するCAM62との比較が容易となるように、同一構成のCAMアレイを使用した例を挙げて説明する。

【0024】なお、本実施例では、CAMワードROが最上位のCAMワードであり、以下順にCAMワードR1、R2、R3、…の順に下位のCAMワードとなり、CAMワードR255が最下位のCAMワードであるとして説明を行うが、本発明はこれに限定されず、CAMワードR0を最小でとし、以下順にCAMワードとし、CAMワードR2、R3、mの順に上位のCAMワードとし、CAMワードR255を最上位のCAMワードとしてCAMアレイ12を構成してもよい。

【0025】以下順に、ロウデコーダ(Row Decorder) 14は、論理アドレス、すなわち、外部から入力される アドレス信号ADR [7:0]をデコードし、これに対 応したCAMワードを指定するためのワード選択信号を 出力する。ロウデコーダ14からはCAMワードRO, R1, R2, …, R255に各々対応する255本のワード選択信号が出力され、アドレス信号ADR [7:0]に対応した1本のワード選択信号だけがアクティブ 状態とされる。

【0026】 FRプリデコーダ 1.6は、不良のCAMワードが存在するかどうかという情報、および、不良 CAMワードが存在する場合に、この不良 CAMワードのアドレスを保持するものである。このFRプリデコーダ 1.6% REDUN_EBLE、不良 CAMワードのアドレスを表す信号 FAILADR [7:0] が出力されている。

【0027】このFRプリデコーダ16の構成は、例えばビューズを用いてFRプリデコーダ16を構成し、該当する不良のAMワードのアドレスに応じてビューズを切断することにより、そのメモリアドレスを指定してもよいし、あるいは、内部レジスタを設けておき、この内部レジスタに不良のAMワードのアドレスを特納してもよいなど、不良のAMワードのアドレスを特別してもかできる手段であれば何ら限定されず、従来公知の手段がいずれも利用可能である。

【0028】 フェイルロウデコーダおよびシフト制御回路(Fail Row Decoder & Shift Control) 18は、信号REDUN_EBLおよび信号FAILADR [7:0] に従い、予備のCAMワードを使用して、不良CAMワードよりも上位アドレス側のCAMワードのアドリスをシフトするように、シフト回路20a,20bの動

作を制御するシフト制御信号を出力する。本実施例では、シフト制御信号はシフト回路20g,20mの両方に入力され、フェイルロウチコーダおよびシフト制御回路18はシフト回路20g,20mで共用されている。

【0029】デコーダ側のシフト回路(Shift Circuit) 20 a は、シフト制御信号の制御に従って、ロウデコーダ14からフェイルロウデコーダおよびシフト制御回路 18を介して入力される256本のワード選択信号をそのまま出力するか、もしくは、不良CAMワードよりも下位アドレス側の全てのCAMワードに対応するワード 選択信号を1つずつ下位アドレス側のCAMワードへシス側のなわれる、不良CAMワードよりも下位アドレス側へ 側の全てのCAMワードのアドレスを下位アドレス側へシフトする。

【0030】 これに対し、エンコーダ側のシフト回路205は、同じくシフト制御信号の制御により、CAMアレイ1.2のそれぞれのCAMワードから一致験を介して入力されると57本の検索一致出力信号の不のよ立出力に分か、もしくは、不良CAMワードよりも下位アドレス側の全てのCAMワードに対応する検索一致出力信号なり、不良CAMワードへシブト、全てのCAMワードのアドレス側の全下のアドレス側の全不のCAMワードのアドレスを上位アドレス側へシフトする

【0031】 ここで、不良CAMワードが存在しない場合(信号REDUN_EBL=0)、CAMワードの論理アドレスと物理アドレスが一致するように制御される。すなわち、ロウデコーダ14から出力される256本のワード選択信号は、各々対応するCAMワードRO、R1、R25,…、R255から出力さんの、R1、R2、…、R257から出力24人でのまま入力される。

【0032】一方、不良CAMワードが存在する場合(信号REDUN_EBL=1)、信号FAILADR [7:0]に従って、不良CAMワードよりも下位アドレス側の全てのCAMワードに対応するワード選択信号が1つずつ下位アドレス側のCAMワードよりも下位アドレス側のCAMワードよりも下位アドレス側のCAMワードに対応する検索一致出力信号が1つすっ上位アドレス側のCAMワードへシフトされる。

【0033】最後に、プライオリティエンコーダ(Priority Encoder)22は、シフト回路20ヵから入力される256本の検索一致出力信号について、所定の優先順位に従って、一致が検出されたCAMワードのメモリアドレスを順次エンコードし、これを最優する。CAMワードの優先順位は向ら限定されず、例えば下位アドレス側または上位アドレス側のCAMワードであるほど優先

順位が高いとしてもよい。

【0034】なお、CAMアレイのワード数や、1ワードに含まれるCAMセルのピット数は何ら限定されない。また、予備のCAMワードは何ワード設けでもよいし、図示例では、最下位側のメモリアドレスに配置したり、その他のメモリアドレスに配置してももちろんよい。また、ロウデコーダー4、プライオリティエンコーダ22は従来公知の構成のものがいずれも利用可能である。

【0035】ここで、2つ以上の子備のCAMワードを設けた場合、チューダ側のシフト回路20aでは、1つ目の不良CAMワードよりも下位アドレス側にシフトさせ、2つ目の不良CAMワードよりも下位アドレス側にシフトさせ、以下同様に、i(iは1以上の整数)番目の不良CAMワードよりも下位アドレス側のCAMワードよりも下位アドレス側のCAMワードよりも下位アドレス側のCAMワードよりも下位アドレス側のCAMワードよりも下位アドレス側にシフトさせる必要がある。

【DD36】また、2つ以上の子備のCAMワードを設けた場合、エンコーダ側のシフト回路20bでは、1つ目の不良CAMワードよりも下位アドレス側のCAMワードのアドレスを1つずつ上位アドレス側にシフトさせ、2つ目の不良CAMワードよりも下位アドレス側にシフトさせ、以下同様に、1番目の不良CAMワードよりも下位アドレス側のCAMワードのアドレスを1個ずつ上でアドレス側のCAMワードのアドレスを1個ずつ上位アドレス側にシフトさせる必要がある。

【0037】次に、図11に示すフェイルロウデコーダおよびシフト制御回路18、ならびに、2つのシフト回路 20g、205についてより詳細に説明する。

【0038】図2は、本発明の連想メモリで用いられるフェイルロウチコーダおよびシフト制御回路ならびにチコーダ側のシフト回路の一実施例の構成概略図である。同図に示すように、フェイルロウチコーダおよびシフト制御回路18は、不良CAMワード選択信号に各々対応して設けられた制御回路24を備えている。また、チコーダ側のシフト回路208は、各々のCAMワードRロ、R1、R2、…,R256に対応して設けられたセレクタ26を備えている。

【0039】 ここで、フェイルロウデコーダおよびシフト制御回路 18の各々の制御回路 24には、各々対応する不良 CAMワード選択信号FRIと、前段の制御回路(1ワード上位アドレス側の不良CAMワード選択信号に対応する制御回路) 24から出力されるシフト制御信号の反転信号 SFT NIが入力されている。まSFT RM 御回路 24から出力されるシフト制御信号 SFT によりフト回路 20 の各々対応するセレクタ26の選択端子へ入力されている。

【0040】なお、不良CAMワード選択信号FRi

は、不良CAMワードのアドレスを表す信号FALLADR [7:0]をデコードして待られる信号である。本実施例の場合、不良CAMワード選択信号FRIは、不良CAMワードが存在しない場合には全ての不良CAMワード選択信号FRIが非アクティブ状態となり、これの不良CAMワードが存在する場合には、1つの不良CAMワード選択信号FRIだけがアクティブ状態となる。

【0041】また、シフト回路20eの各々のセレクタ26には、各々のCAMワードRO,R1,R2,",R256に対応するワード選択信号Wiと、1つ上位アドレス側のCAMワードに対応するワード選択信号Wi-1が入力されている。また、各々のセレクタ26の選択端子には、前述の通り、各々対応する制御回路24からシフト制御信号SFTiが入力され、各々のセレクタ26の出力信号GWiは、各々対応するCAMワードへ入力されている。

【0042】 フェイルロウデコーダおよびシフト制御回路 18では、不良 CAMワードが存在しない場合、各々の制御回路 24から出力されるシフト制御信号SFTiは非アクティブ状態となる。 これに応じて、シフト回路 20eでは、ワード信号GW I として、各々のセレクタ 26から各々のCAMワード R I に対応するワード選択信号W I が出力される。

【0043】一方、不良CAMワードが存在する場合、アクティブ状態の不良CAMワード選択信号FRiを含む下位アドレス側の全ての不良CAMワード選択信号FRiに対応する制御回路24から出力されるシブト制御信号SFTiがアクティブ状態となる。これに応じて、4つと位アドレス側のCAMワードに対応するワード選択信号Wi-1が出力される。

【0.044】すなわち、図3の概念図に分かり易く示したように、例えば通常のCAMワードがPロ~P6まであり、予備のCAMワードであるP7があるとする。ここで、不良CAMワードがP3であるとすると、CAMワードPロ~P2には、各々対応するワード選択信号レロ~L2が入力される。不良CAMワードP3は日ウレスルに固定され、CAMワードB4~P7には、各々1つずつシフトされたワード選択信号L3~L6が入力される。

【0.0.45】 ここで、図4に示す具体例を挙げて、フェイルロウデコーダおよびジフト制御回路ならびにデコーダ側のシフト回路をさらに詳細に説明する。

【0046】図4(a)に示すように、フェイルロウチョーダおよびシフト制御回路18の各々の制御回路24は、ORゲート28と、インパータ30とから構成されている。ORゲート28の2つの反転入力端子には、各々対応する不良CAMワード選択信号と、前段の制御回路24から出力されるシフト制御信号の反転信号SFT

Niが入力されている。また、ORゲート28からはシフト制御信号SFTiが出力され、インバータ30を介してその反転信号SFTNiが出力されている。

【0047】また、デゴーダ側のシフト回路20sの各々のセレクタ26は、2つのANDゲート32,34と、NORゲート36と、インパータ38と、パッファ40とから構成されている。ANDゲート34の2つの反転入力端昇には、40とから出力されるシラトト32の2つののRゲート38のと対応する制御信号SFTの上が、ANDゲート32の2つのを1に対応するワード選択信号Wi-1と、前のCAMワートの人力端昇には、1つ上位アドレス側のCAMワートの最近には、1つ上位アドレス側のCAMワートの最近には、1つ上位アドレス側のCAMワートの最近には、1つ上位アドレス側のCAMワートの最近には、1つ上位アドレス側のCAMワートの上が、1に対応するワード選択信号Wi-1と、ガータ30の出力信号は共にNORに入れのアファ40を介してワード信号GWiとして出力されている。

【0048】図4(a)に示す回路では、不良CAMワードが存在しない場合、信号FAILADR [7:0]をデコードして得られる不良CAMワード選択信号、図示例では、NANDゲート42の出力信号は全てハイレベルとなる。また、不良CAMワードが存在しない場合、最上位アドレスのシフト制御信号の反転信号SFTNのはハイレベルであり、ORゲート28の出力信号、すなわち、全てのシフト制御信号SFTにはロウレベル、インバータ30の出力信号、すなわち、シフト制御信号の反転信号SFTNによって、シフト制御信号の反転信号号等によった。シフト制御信号の反転信号号によった。シフト制御信号の反転信号号によった。シフト制御信号の反転信号号によった。シフト制御信号の反転信号号によった。シフト制御信号の反転信号号によった。シフト制御信号のCETTによった。シフト制御信号のCETTによった。シフト制御信号のCETTによった。シフト制御信号のCETTによった。シフト制御信号のCETTによった。シフト制御信号のCETTによった。シフト制御信号のCETTによった。シフト制御信号のCETTによった。シフト制御信号のCETTによった。

Niが入力されているANDゲート32の出力信号はPNiが入力されているANDゲート32の出力信号はDレベルとなるので、シフト制御信号 SFTiが入力されているANDゲート34から、ロウデコーダ14から出力されるワード選択信号Wiが出力され、NORゲート35、インバータ38およびパッファ40を介して、ワード信号 GWiとして出力される。 【OD50】一方、不良 CAMワードが存在する場合、

【DOSD】一方、个良でAMワートか存在する場合、信号FAILADR【7:0】をデコードして得られる不良CAMワード選択信号だけがロウレベルとなる。これにより、この不良CAMワード選択信号FRIを含むれたより、この不良CAMワードに対応するシフト制御信号SF下にはハイレベルとなり、その反転信号SFTN:は全てロウレベルとなる。

【0051】従って、ロウレベルの不良CAMワード選択信号を含む下位アドレス側の全てのCAMワードに対応するセレクタ26では、シフト制御信号SFTiが入力されているANDゲート34の出力信号はロウレベルとなるので、その反転信号SFTNiが入力されているANDゲート32から、ロウデコーダ14から出力される、1つ上位アドレス側のCAMワードに対応するワー

ド選択信号Wi-1が出力され、NÓRゲート36、インバータ38およびバッファ40を介して、ワード信号 GWiとして出力される。

【〇〇52】なお、ロウレベルの不良でAMワード選択信号よりも上位アドレス側の全てのCAMワードに対応するセレクタ26では、シフト制御信号SFTにはロウレベルとなり、その反転信号SFTNには全てハイレベルのままである。従って、ロウレベルの不良CAMワード選択信号よりも上位アドレス側の全てのCAMワードに対応するセレクタ26では、不良CAMワードが存在しない場合と全く同様に動作する。

【0053】図4(b)は、従来のロウデコーダの一例の構成回路図である。同図は、本発明に係る追加回路の規模を分かり易くするために、冗長回路技術を適用していない従来のCAMで用いられるロウデコーダの1ワード分を示したものである。ここで、NANDゲート44、インバータ38およびバッファ40は、図4(a)に示す本発明に係る回路において、それぞれNANDゲート44、インバータ38およびバッファ40に相当する

【0:054】この図4 (a) および (b) に示す回路を見比べれば明らかなように、本発明に係る回路の追加部分は、制御回路24に相当するORゲート28およびインパータ30と、セレクタ26に相当する2つのANDゲート32、34およびNORゲート35のみである。これらの回路は、例えば図8に示す従来のCAMに対して追加される回路と比べれば、その回路規模は桁違いに小さく、その出力遅延時間も極めて短い。

【0055】続いて、図5は、本発明の連想メモリで用いられるフェイルロウデコーダおよびシフト制御回路ならびにエンコーダ側のシフト回路の一実施例の構成概略図である。同図に示すように、フェイルロウデコーダおよびシフト側の路18の構成は、図2に示すものと同一である。また、エンコーダ側のシフト回路206は、各々のCAMワードR0、R1、R2、…、R255に対応して設けられたセレクタ46を備えている。

【0056】なお、図5に示す例では、理解を容易とするために、エンコーダ側のシフト回路20 bの前段にもフェイルロウデコーダおよびシフト制御回路18を設けてある。このように、フェイルロウデコーダおよびシフト制御回路18は、デコーダ側およびエンコーダ側のシフト回路20 e, 20 bにそれぞれ個別に設けてもよいし、図1に示すように、シフト制御信号5FTiとその反転信号5FTiを引き回して接続し、両者でフェイルロウデコーダおよびシフト制御回路18を共用するようにしてもよい。

【0.057】図5に示すシフト回路 2.0%において、各 々のセレクタ 4.6には、各々の C.AMワード R.D., R 1., R.2., …, R.2.5.6に対応する検索結果出力信号O ROUTiと、1つ下位アドレス側のCAMワードに対応する検索結果出力信号OROUTi+1が入力されている。また、各々のセレクタ46の選択端子には、各々対応するシフト制御信号SFTiが入力され、各々のセレクタ46の出力信号PRIiは、プライオリティエンコーダ22へ入力されている。

コーダ 2 2 へ入力されている。 【0058】フェイルロウデコーダおよびシフト制御回路 1 8 の動作は前述の通りである。すなわち、不良 C A Mワードが存在しない場合、各々の制御回路 2 4 から出力されるシフト制御信号 S F T i は非アクティブ状態となる。これに応じて、シフト回路 2 0 b では、信号 P R I i として、各々のセレクタ 4 6 から各々の C A MワードR I に対応する検索結果出力信号 O R O U T i が出力される。

【0.059】一方、不良CAMワードが存在する場合、アグティブ状態の不良CAMワード選択信号FRiを含む下位アドレス側の全ての不良CAMワード選択信号FRiに対応する制御回路24から出力されるシフト制御信号SFTiがアクティブ状態となる。これに応じて、4々のセレクタ46からは、信号PRIiとして、1つ下位アドレス側のCAMワードに対応する検索結果出力信号OROUTi+1が出力される。

【0060】すなわち、図6の概念図に分かり易く示したように、同じく通常のCAMワードがP0~P6まであり、予備のCAMワードであるP7があり、不良CAMワードがP3であるとすると、CAMワードP0~P2の検索結果出力信号はそのまま信号 L0~L2として出力される。また、CAMワードP3の検索結果出力信号は無視され、CAMワードP4~P7の検索結果出力信号は無視され、CAMワードP4~P7の検索結果出力に同号に3~L6として出力される。

【0051】 ここで、図7に示す具体例を挙げて、フェイルロウチコーダおよびシフト制御回路ならびにデコーダ側のシフト回路をさらに詳細に説明する。

ている.

【0064】また、トライステートインバータ48の制御反転入力端子およびトライステートインバータ50の制御入力端子には、各々対応するシフト制御信号SFT i (0Rゲート28の出力信号)が入力され、トライステートインバータ48の制御入力端子およびトライステートインバータ50の制御反転入力端子には、各々対応するシフト制御信号の反転信号SFT i とその反転信号SFTNiのみがオン、している。すなわち、シフト制御信号SFTにとその反転信号SFTNiのみがオン、他方はオフする。

【0065】図7(a)に示す回路において、不良CAMワードが存在しない場合、既に述べたように、全ての不良CAMワード選択信号、図示例では、NANDゲート42の出力信号は全てハイレベルとなる。また、最上位アドレスのシフト制御信号の反転信号SFTNはハイレベルであり、ORゲート28の出力信号、すなわち、全てのシフト制御信号SFTにはロウレベル、インパータ30の出力信号、すなわち、シフト制御信号の反転信号SFTNiは全てハイレベルとなる。

【0066] 従って、シフト制御信号の反転信号SFTNiがその制御入力端子に入力されているトライステートインバータ48がオンし、シフト制御信号SFTiがその制御入力端子に入力されているトライステートインバータ50はオブするので、信号PRLiとして、各々対応するCAMワードの検索結果出力OROUTiが出力される。

【QQG7】一方、不良CAMワードが存在する場合、同じく既に述べたように、信号FAILADR [7:0]をデコードして得られる不良CAMワード選択信号(NANDゲートの出力信号)だけがロウレベルとなる。これにより、この不良CAMワード選択信号FRIを含む下位アドレス側の全てのCAMワードに対応するシフト制御信号SFTNIは全てロウレベルとなる。

(0058) 従って、ロウレベルの不良CAMワード選択信号を含む下位アドレス側の全てのCAMワードに対抗信号を含む下位アドレス側の全てのCAMワードに対応するセレクタ45では、シフト制御信号SFTiがその制御入力端子に入力されているトライステートインパータ50がオンし、シフト制御信号の反転信号SFTNiがその制御入力端子で入力されているトライステートインパータ48はオフするので、信号PRIiとして、1つ下位アドレス側のCAMワードの検索結果出力OROUTi+1が出力される。

【0069】なお、ロウレベルの不良 CAMワード選択信号よりも上位アドレス側の全ての CAMワードに対応するセレクタ46では、シフト制御信号SFT iはロウレベルとなり、その反転信号 SFT N i は全てハイレベルのままである。従って、ロウレベルの不良 CAMワード選択信号よりも上位アドレス側の全ての CAMワード

に対応するセレクタ46では、不良CAMワードが存在 しない場合と全く同様に動作する。

【0070】図7(b)は、従来のエンコーダ側の出力部の一例の構成回路図である。同図は、本発明に係る追加回路の規模を分かり易くするために、冗長回路技術を適用していない従来のCAMで用いられるエンコーダ側の出力部、すなれち、各々のCAMワードの検索結果出力の1ウード分を示したものである。ここで、インバータ52は、図7(a)に示す本発明に係る回路において、トライステートインバータ48に相当する。

【0071】この図7(e)および(b)に示す回路を見比べれば明らかなように、本発明に係る回路の追加部分は、制御回路24に相当すると、セレクタ46を構成するトライステートインパータ50のみである。この回路は、例えば図8に示す従来のCAMに対して追加される回路であって、図9に示す従来のCAMに対して追加される回路であって、図9に示す従来のCAMに対しる追加回路と比べれば、その回路規模は桁違いに小さく、その出力遅延時間も極めて短い。【0072】以上のように、本発明のCAMでは、下りレス(外部から人力さるアドレス)と物互に変しいまで、100円の規模が一つでは、100円の規模が一つでは、100円の関係である。である。というには、100円の関係ではないので、冗長回路が設けられていない従来のCAMと比べても出力遅延時間はほぼ同等である。

【0073】本発明の連想メモリは、基本的に以上のようなものである。以上、本発明の連想メモリについて詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更してもよいのはもちろんである。 【0074】

【発明の効果】以上詳細に説明した様に、本発明の連想メモリは、複数のCAMワードに含まれる不良CAMワードのアドレス情報を保持し、この不良CAMワードのアドレス情報に従って、不良CAMワードの不良CAMワードを入れ替えるように制御し、不良CAMワードを入れ替えるように制御し、不良CAMワードを入れ替えると共に、子備のCAMワードの検索ー致出力を入れ替えるようにしたものである。これにより、本発明の連想メモリによれば、CAMワードの検索ー致は、本発明の連想メモリによれば、CAMワードと子備のCAMワードを入れ替えて使用することができ、製品の歩智りを向上させることができる。

【図面の簡単な説明】

【図1】 本発明の連想メモリの一実施例の構成概略図である。

【図2】 本発明の連想メモリで用いられるフェイルロウデコーダおよびシフト制御回路ならびにデコーダ側の

シフト回路の一実施例の構成概略図である。

【図3】 図2に示すフェイルロウデコーダおよびシフト制御回路ならびにデコーダ側のシフト回路の動作を表 すー実施例の概念図である。

【図 4】 (e)は、本発明の連想メモリで用いられる ロウデコーダ、フェイルロウデコーダおよびシフト料御 回路ならびにデコーダ側のシフト回路の一実施例の様成 回路図、(b)は、従来のロウデコーダの一例の構成回 路図である。

【図5】 本発明の連想メモリで用いられるフェイルロ ウデコーダおよびシフト制御回路ならびにエンコーダ側

のシフト回路の一実施例の構成板略図である。 【図6】 図5に示すフェイルロウデコーダおよびシフ ト制御回路ならびにエンコーダ側のシフト回路の動作を 表す一実施例の概念図である。

【図7】 (e)は、本発明の連想メモリで用いられる フェイルロウデコーダおよびシフト制御回路ならびにエ ンコーダ側のシフト回路の一実施例の構成回路図.

(b) は、従来のエンコーダ側の出力部の一例の構成回 路図である.

【図8】 従来の連想メモリの一例の構成概略図であ る.

【図9】 従来の連想メモリの別の例の構成概略図であ

[2 1 0] (a)は、従来の連想メモリで用いられる 大小比較回路および加算器の一例の構成概略図、 (b)

は、従来の連想メモリで用いられる大小比較回路および 選算器の一例の構成概略図である。

【図 1 1】 従来の連想メモリの動作を表す一例の概念 図である.

[符号の説明]

10,54,62 連想メモリ (CAM)

12, 55 CAMPLY

14,58 ロウデコーダ

1 6, 64 FRプリデコーダ 1 8 フェイルロウデコーダおよびシフト制御回路

20e, 20b シフト回路

22, 50 プライオリティエンコーダ 24 制御回路

26, 46 セレクタ

28 ORゲ-ト

30, 38, 52 インバータ

32, 34 AND7-1

35 NOR5-1

40 パッファ


42, 44 NANDゲート


48,50 トライステートインパータ

66 論理-物理変換器


58 フェイルロウデコーダおよびフェイルロウディス エーブル


70 物理-論理変換器








(2 6)			
Physical		Ļ	Decca
局			변
P2 -			1.2
無			培
PS			3
P8			LB
-رس	4		




















This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:					
☐ BLACK BORDERS					
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES					
☐ FADED TEXT OR DRAWING					
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING					
☐ SKEWED/SLANTED IMAGES					
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS					
☐ GRAY SCALE DOCUMENTS					
☐ LINES OR MARKS ON ORIGINAL DOCUMENT					
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY					
OTHER:					

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.